Skip to content

Commit

Permalink
Minor fixes.
Browse files Browse the repository at this point in the history
  • Loading branch information
zhanghai committed Jun 29, 2016
1 parent 3d8f4fc commit c5884be
Show file tree
Hide file tree
Showing 3 changed files with 14 additions and 2 deletions.
9 changes: 9 additions & 0 deletions 计算机体系结构/实验/README.md
Original file line number Diff line number Diff line change
@@ -0,0 +1,9 @@
我的体系实验:https://github.com/DreaminginCodeZH/orgexp

可以使用 Tag 定位到各次实验的代码,生成的 .bit 文件可以在 Releases 中下载。

我的实现遵循实验指导 PPT 中原理图,但是对于实际代码的组织和编码风格多有注意,并且连接各个模块的冗长代码均由脚本生成来保证方便和正确,因此相比课程提供的填空代码要舒服很多。

其他说明请移步项目页面。

这个实验工程是基于我的 Nexys3 开发板,欢迎各位同学将其移植到其他开发板上。
5 changes: 5 additions & 0 deletions 计算机组成/实验/README.md
Original file line number Diff line number Diff line change
@@ -0,0 +1,5 @@
我的组成实验:https://github.com/DreaminginCodeZH/orgexp

可以使用 Tag 定位到各次实验。

由于当时经验不足,代码质量不算最高,也可能有一些隐藏的错误,仅供参考。
2 changes: 0 additions & 2 deletions 计算机组成/资料/README.md
Original file line number Diff line number Diff line change
Expand Up @@ -5,5 +5,3 @@ MIPS 汇编器:https://github.com/DreaminginCodeZH/mipsasm
MIPS 汇编器下载:https://github.com/DreaminginCodeZH/mipsasm/releases/latest

关于 Verilog 的各种有用文档/指南在`逻辑与计算机设计基础/资料`中。

我的组成实验:https://github.com/DreaminginCodeZH/orgexp,可以使用 Tag 定位到各次实验。由于当时经验不足,代码质量不算最高,也可能有一些隐藏的错误,仅供参考。

0 comments on commit c5884be

Please sign in to comment.