Progetto di Reti Logiche realizzato per il corso "PROVA FINALE (PROGETTO DI RETI LOGICHE)" del Politecnico di Milano nell'anno accademico 2023/2024. Voto: 30 e lode.
In Vivado, aggiungere a "Constraints" "clock.xdc" contenente:
create_clock -period 20 -name clock -waveform {0 5} [get_ports i_clk]