[TX93 Scarthgap]: Falscher Displayclock für LVDS Displays

[MV-1]

Im Mickledore stimmte die video_pll Frequenz exakt mit der LVDS-Clock
überein. Bei Scarthgap weicht sie mehr oder weniger von der im DTB
eingestellten Frequenz ab.
Beim TM101-Display ist das Bild noch geradeso akzeptabel (Die erste
Zeile und Spalte felt). Pixelclock ist 445,333333 MHz anstelle von
477,4 MHz.
Aber beim ETM0700-Display ragt das
Bild um ca. 180 Pixel nach rechts aus dem Monitor heraus und die
Pixelclock ist 300 MHz anstelle von 232,848 MHz.