README-CN.md

ChipForge 插件

基于 AI 的 FPGA 开发工具包，适用于 Claude Code。

功能特性

• Verilog 仿真：使用 Icarus Verilog 进行语法检查、编译和仿真
• 波形分析：将 VCD 转换为 WaveJSON 格式进行可视化
• 知识图谱：追踪信号关系和设计模式
• FPGA 工作流：自动化的 设计 → 验证 → 文档 工作流程

环境要求

• 已安装 Claude Code CLI
• Windows 系统（Linux/macOS 支持计划中）

安装方法

将 skill 复制到 Claude Code 的 skills 目录：

# Windows (PowerShell)
Copy-Item -Recurse skills/chipforge $env:USERPROFILE\.claude\skills\

# Windows (Git Bash)
cp -r skills/chipforge ~/.claude/skills/

# Linux/macOS
cp -r skills/chipforge ~/.claude/skills/

项目结构

chipforge-plugin/
├── skills/
│   └── chipforge/
│       ├── SKILL.md              # Skill 定义文件
│       └── bin/
│           ├── iverilog/         # Icarus Verilog 仿真器
│           ├── vcd2wavedrom.exe  # VCD 转 WaveJSON 工具
│           └── chipforge-kg.exe  # 知识图谱 CLI
└── tools/
    └── kg/                       # 知识图谱 Go 源码

使用方法

安装后，在 Claude Code 中使用 /chipforge 命令：

设计 Verilog 模块

/chipforge 设计一个 PWM 控制器模块：
- 8位占空比输入 (0-255)
- 接口：clk, rst_n, duty[7:0], pwm_out
- 状态机：COUNT → COMPARE → OUTPUT

检查 Verilog 语法

/chipforge 检查 rtl/counter.v 的语法

运行仿真

/chipforge 运行 my_project 的仿真

分析波形

/chipforge 分析波形 sim.vcd

知识图谱操作

/chipforge 为 spi_master 项目创建知识图谱
/chipforge 添加信号 clk 到 spi_master 图谱
/chipforge 查询 mosi 信号的关系

工作流程

该 skill 遵循以下 FPGA 开发工作流：

[初始化KG] → [编写代码] → [语法检查]
                              ↓
              [修复代码] ← [有错误?]
                              ↓ 否
                          [编译]
                              ↓
              [修复代码] ← [有错误?]
                              ↓ 否
                          [仿真]
                              ↓
                        [分析VCD]
                              ↓
              [修复代码] ← [有问题?]
                              ↓ 否
                       [更新KG] → [完成]

从源码构建

知识图谱工具

cd tools/kg
go build -o ../../bin/chipforge-kg.exe

许可证

MIT